(54) FREQUENCY DEVIATION DETECTING CIRCUIT


: (11) 3-201835 (A) (43) 3.9.1991

(19) JP (21) Appl. No. 1-344435 (22) 28.12.1989 **Best Available Copy** (71) FUJITSU LTD (72) TADASHI KA**Best Available Copy**

(51) Int. Cl⁵. H04J1/00

PURPOSE: To display frequency deviation as an alarm signal by detecting a differential oscillation frequency between first and second oscillators by a frequency mixer, calculating AND with a reception alarm and combining the output of the frequency mixer and the signal state of the reception alarm.

CONSTITUTION: When the frequency deviation is generated at a first or second oscillator 14 or 24 and there is the alarm for reception panel level reduction, such a state is judged as the frequency deviation of a reception panel. When the frequency deviation is generated at the first or second oscillator 14 or 24 and there is no alarm for reception panel level reduction, such a state is judged as the frequency deviation of a transmission panel. By such a judging method, it can be detected whether the frequency deviation is generated at the transmission panel or the reception panel.



1: transmission panel. 2: reception panel. 11: post-IF amplifier. 12.22: frequency converters. 13.21: RF amplifiers. 14.24: 11 transmission panel. 2: reception panel. 11: post-11: amplifiers. 14.24: first and second oscillators. 15: transmission alarm circuit. 25: reception alarm circuit. 23: pre-Fe amplifier. 3: frequency mixer. 4: filter. 5: detector. 6: frequency alarm circuit. A: IF input, D: RF input, L: IF output. G: transmission alarm. (a): transmission frequency alarm. (b): reception frequency alarm. frequency alarm, p: reception alarm

(54) FRAME SYNCHRONIZING SYSTEM

(11) 3-201836 (A)

(43) 3.9.1991


(21) Appl. No. 1-344116 (22) 28.12.1989

(71) FUJITSU LTD (72) KIMIYA OSAKI(1)

(51) Int. Cl⁵. H04J3/06, H04L7/08

PURPOSE: To execute sufficient synchronizing protection and resynchronizing restoration by setting plural front protecting steps in a frame synchronizing system to control the counting operation of a frame counter so that a frame synchronizing code can appear with a frame repeating cycle.

CONSTITUTION: When detecting out-of-synchronization at a synchronizing protection part in an active frame synchronizing circuit 1-1, an auxiliary frame synchronizing circuit 1-2 is selected to start a restarting operation earlier than the active frame synchronizing circuit 1-1. The number of front protecting steps in the auxiliary frame synchronizing circuit 1-1 is one and the number of front protecting steps in the active frame synchronizing circuit 1-1 is three. By switching a circuit to the auxiliary frame synchronizing circuit 1-2 after detecting the out-of-synchronization at the active frame synchronizing circuit 1-1, time can be shortened from a synchronizing state to resynchronization after the out-of-synchronization.



2: control part, 3: selecircuit, A: received data 3: select part, 1-n: frame synchoronizing

(54) DIGITAL CROSS CONNECTOR

(11) 3-201837 (A) (43) 3.9.1991 (19) JP


(21) Appl. No. 1-343465 (22) 28.12.1989

(71) FÜJITSU LTD (72) KATSUICHI OHARA

(51) Int. Cl5. H04J3/06, H04L7/00

PURPOSE: To add synchronizing information such as frame synchronizing signals, etc., to a virtual group signal by adding the synchronizing information, which are used for a signal processing in a device, to the virtual group signal by inverting the prescribed bit of a reserve bit part in the virtual group signal.

CONSTITUTION: For a fixed reserve byte, the bit is inverted by passing the fixed reserve byte through the inverter circuit of a reserve byte code part 11, converted to the frame synchronizing signal and sent to a switch part 2. The virtual group signal cross-connected at this switch part 2 is sent to an output interface part 3 and frame synchronization is obtained by the frame synchronizing signal inserted to a reserve byte position in this virtual group signal. Further, for this frame synchronizing signal, the bit is inverted again by passing the signal through the inverter circuit of a reserve byte decoder part 31, and returned to the original reserve bit.



" ⑲ 日本国特許庁(JP)

① 特許出願公開

◎ 公 開 特 許 公 報 (A)

平3-201837

Mint. Cl. 5

識別記号

庁内整理番号

母公開 平成3年(1991)9月3日

H 04 J 3/06 H 04 L 7/00 Z 79 Z 89

7925-5K 8949-5K

審査請求 未請求 請求項の数 1 (全5頁)

匈発明の名称

ディジタルクロスコネクト装置

倒特 願 平1-343465

母出 願 平1(1989)12月28日

加発 明 者

大原 原

克一

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

砂出 頭 人

富士通株式会社

神奈川県川崎市中原区上小田中1015番地

匈代 理 人 弁理士 小林 隆夫

明 知 芸

1.発明の名称

ディジタルクロスコネクト装置

2 特許請求の範囲

仮想群信号中のリザーブピット部の所定ピット を反転することで、装護内での信号処理に用いる 層期情報を譲仮想群信号に付加するように構成さ れたディジタルクロスコネクト装度。

3 発明の詳細な説明

【概要】

SONET規格の仮想群信号をクロスコネクト するディジタルクロスコネクト装置に関し、

装置内信号周波数の上昇、あるいはメモリ使用によるハードウェア規模の増大と信号遅延などを抑制しつつ、仮想群信号にフレーム同期信号等の 同期情報を付加することを国的とし、

仮想群信号中のリザープピット部の所定ピット を反転することで、装置内での信号処理に用いる 同期情報を仮想群信号に付加するように構成される。

[産業上の利用分野]

本発明はSONET (Synchronous Optical NETwork)規格の仮想群 (VT) 包号をクロスコネクトするディジタルクロスコネクト装置に関する。

かかるディジタルクロスコネクト装置では、V T信号をクロスコネクトする時にはクロスコネクトものVT信号中のV5パイトを探しだすためV T信号のフレーム同期をとる必要があるが、VT 信号自体はフレーム同期信号を持たないので、何 等かの方法でVT信号に設置内で使用するフレーム同期信号を付加することが必要とされる。

【従来の技術】

第4図にはSONET規格のVT信号のフレームフォーマットが示される。VTフレームフォーマットは、V1、V2、V3、V4の4つのVT

特別平 3-201837(2)

ペイロードポインタ師と、それぞれがa バイトの4 つのデータ部からなり、データ部のバイト数a は、VT1.5 サイズではa=26. VT2ではa=35. VT6ではa=107である。

このデータ部に載せられるデータは、例えば V T 1.5 フレームの場合は第5回に示されるようなフォーマットの 1 0 4 バイトのデータであり、このデータが4分割されて V T 1.5 フレームの各データ部に分散配置されるものである。第5回において、1 は情報ビットを、0 はオーバーヘッドビットを、C はスタッフ 割御ビットを、S はスタッフビットを、R はリザーブビット (固定スタッフビット)をそれぞれ表す。

以上のように、これらSONET堪格のVT信号にはフレーム問期信号が存在していない。このため、これをクロスコネクトするには、何等かの方法によりフレーム同期信号を付加しなければならない。この方法としては、例えば第6図に示されるように、VTフレームフォーマットの外側に

フレーム同期信号等の同期情報を付加することに ある。

[課題を解決するための手段]

第1回は本発明に係る原理説明図である。

本発明に係るディジタルクロスコネクト装置は、仮想群信号中のリザーブピット部の所定ピットを反転することで、装置内での信号処理に用いる同期情報を仮塑群信号に付加するように構成される。

[作用]

本発明では、仮想群場号中のリザーブビット部分(ここでは例えば第5回に斜線で示した8ビットからなるリザーブバイトを用いるものとする)にフレーム同期信号やパス確認のためのパスIDなどの同期情報を挿入して装置内で使用する。

ただしこのリザーブバイトはVTフレーム中に 件在するバリティビットの計算に含まれているため、これを固定的な同期情報で単に置き換えただ 付加バイトとしてフレーム同期信号を付け加える 方法などが考えられる。

[免明が解決しようとする誤題]

上述のフレーム同期信号を付加バイトとして V T フレームに付け加える方法の場合、装置内で取り扱う信号周波数が高くなってしまう。例えば V T 1.5 フレームの場合、信号周波数は 1.728 M bps であるが、フレーム同期信号を付加した場合には (1.728 M + α) bps となってしまう。

またフレーム同期信号を付加するための処理を行う際には、VTフレームを一旦メモリに格納する必要があり、そのためのメモリが必要となる。このことは、ハードウェア規模を大きくする原因となるだけでなく、メモリへの読み書きのために信号を遅延させることともなり、望ましくない。

したがって本発明の目的は、装置内信号周波数の上昇、あるいはメモリ使用によるハードウェア 現換の増大と信号遅延を抑制しつつ、VT信号に

けでは、回線エラー等によるエラービット発生で リザーブバイトの内容が変わった場合、トランス ペアレンシーが保たれなくなる。

そこで、本発明ではこれを防ぐため、リザーブ バイト中の所定ビットを反転することで、同期情 顰を作り出して装置内で使用するようにしてお

特開平 3-201837(3)

り、使用後は当該所定ピットを再び反転すること で元のリザーブバイトに戻して装置から出力して いる。

このようにすることで、例えばリザーブバイトが回機エラーで "0000010" となっていた場合も、これを反転することで 「11000000" とし、これをクロスコネクト後、再び反転することで "0000010" が得られるものであるから、回緯エラーはそのままディジタルクロスコネクト装置を通過し、トランスペアレンシーが保たれることになる。この場合、 "11000000" はフレーム問期信号と異なるが、適

図に斜線で示されたバイト部分)を装置内フレーム同期信号に符号化してスイッチ町2に送出するように構成されている。また出力側インタフェース部3にはリザーブバイト復号化部31はクロスカーンではでいるように構成されている。なおここで、発置内でのフレーム同期信号のパターンとする。11000010であり、を用いるものとする。

これらリザーブバイト符号化部11 およびリザーブバイト復号化部31 は、第3図に示されるように、それぞれインバータ回路12、32で構成することができる。リザーブバイト符号化部1 1 のインバータ回路12は3つのインバータポイで構成され、これらのインバータ素子はリザーブバイト中のMSB 割から1 ピット目、2 ピット目、7ピット日をそれぞれ反転するように挿入されており、他のピットはそのまま通過させるよう

当な段数のフレーム同期保護を行えば、問題とはならない。

[美錢粥]

以下、図面を参照して本発明の実施例を説明する。

第2図には、本発明の一実施例としてのディシタルクロスコネクト装置の医療構成が示さばられる。図中、1は伝送路からのDS1等の伝送路合品の ひて信号に変換する人の での である。ここでは入力側 はこれの アイッチ部 では出力 では という アニース部 では という アニース部 に は ひかった で は で は な 備 え られ で ある。 ここで は み の み が 示 され で の み が 示 され で いる が 、 実際に は 根 数 備 え られ て いる もの で ある。

入力解インタフェース部 1 にはリザープバイト 符号化部 1 1 が嫌えられ、このリザープバイト符 号化部 1 1 は V T 信号中のリザープバイト (第5

になっている。

同様にリザーブバイト復号化部31個のインバータ回路32も3つのインバータ素子で構成され、これらのインバータ素子はクロスコネクト後のVT信号のリザーブバイト中のMSB側から1ピット目、2ピット目、7ピット目をそれぞれ再反転するように挿入されており、他のピットはそのまま通過させるようになっている。

この実施例装置の動作が以下に説明される。

ここで、リバーブバイトは "00000000000"の固定値である。この固定リザーブバイトはリザーブバイト符号化部 1 1 のインバータ回路 1 2を過ることで、その1、2、7ビット目が反転されて"11000010"のフレーム同期信号に変換され、スイッチ部2に送られる。

このスイッチ部2でクロスコネクトされたVT 信号は出力側インタフェース部3に送られ、この VT信号中のリザーブバイト位置に挿入されたフ レーム同期信号でフレーム同期がとられ、さらに このフレーム同期信号はリザーブバイト復号化部

括開平3-201837 (4)

3 1 のインパータ回路3 2 を通ることで、その 1、2、7 ビット目が再反転されて、元のリザー ブビット"0 0 0 0 0 0 0 0 1 に戻される。

ここで入力インタフェース部1でのリザーブバイトが回線エラーによりエラービットを含み、 "0000000 でなくなった場合にも、前述のように、リザーブバイト複号化部31では、元のエラービットを含むリザーブバイトを復元することができ、トランンスペアランシーが保証されることになる。

この場合、フレーム同期信号のパターンは嵌れることになるが、フレーム同期保護回路を設けておけば、エラーレートが小さい場合には問題とはならない。

なおエラーレートが大きい場合 (例えば10 **) 程度) には、クロスコネクト後にフレーム (同間がとれないため V T 信号すべてをオール **1 ** にして送る。このような場合には当然、トランスペアレンシーの保存は保証されなくなるので、本発明ではこの場合までは考慮していない。

線エラー時にもトランスペアランシーを保存した ままクロスコネクトすることができる。

4 図面の簡単な説明

第1図は本発明に係る原理説明図、

第2図は本発明の一実施例としてのディジタル クロスコネクト装置の 概略構成を示すプロック 図、

第3回は実施例装置におけるリザーブバイト符 今化部および恒号化部を示す図、

第4図はVT信号のフレームフォーマットを示す図、

第5図はVT信号のデータ部に載せられるデータのフレームフォーマットの一例を示す図、および

第6回は従来のフレーム同間信号付加方法を説明する図である。

図において、

I・・・人力個インタフェース部

2・・・スイッチ部

本発明の実施にあたっては極々の変形形態が可能である。例えば上記では本発明をVT1.5 のVT信号に適用した場合について説明したが、本発明はこれに限られるものではなく、例えばはこれに限られるものではなく、例えば付けまる場所できるものである。また、リザーブパイににほうである。また、リザーブが最上について説明したが、これに限らず、パストリカーの他の同期情報を挿入することも可能である。

[発明の効果]

以上に説明したように、本発明によれば、VT 信号にフレーム同期信号等の同期情報を付加するにあたり、その付加処理により装置内で取り扱うにあたり、その付加処理用のメモリ回路が不安となるので、信号選延やハードウェア規模の増大を防止できる。さらに、同期情報をリザーブピット部中のピットの反転で作るようにしたことで、回

3・・・出力側インタフェース部

11・・・リザーブバイト符号化部


12、32・・・インバータ回路

31・・・リザーブバイト復号化部

特許出願人 富士通株式会社出願代理人 护理士小林 隆夫




特爾平 3-201837(5)



本発明に係る原理説明図

第 1 図



VT フレーム フォーマット

٧١

V 2 ナータ 部

V3

V4

データ部

データあり

ゲータ部

01511

0 X1F


01×11

a バイト

YT 1.5 フレーム の データ フォーマット


第 4 図

第 5 図




本来明の実施例の紙略構成

第 2 図



符号化部ありが復号化部の構成例

第3図



従来の バイト 付加の方法

第6 図